文章 ID: 000076566 內容類型: 錯誤訊息 最近查看日期: 2013 年 02 月 11 日

內部錯誤：子系統：HSSI，檔：/quartus/periph/hssi/hssi_logical_physical_mapping.cpp，行：563

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Quartus® II 軟體版本 12.1 及更新版本存在問題，如果 Stratix® V Native PHY 上 rx_cdr_refclk 埠的多個輸入連接到同一 refclk 針腳，您可能會看到此內部錯誤。
    例如，如果埠 rx_cdr_refclk（0 ） 和 rx_cdr_refclk（1） 都連接到引腳 refclk1，則可能會發生此錯誤。

    解決方法

    為避免此問題，請將 CDR PLL 的每個時鐘輸入連接到其自己的 refclk 引腳。

    此問題已從 Quartus® II 軟體版本 13.0 開始修復。

    相關產品

    本文章適用於 4 產品

    Stratix® V E FPGA
    Stratix® V GS FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。