文章 ID: 000076672 內容類型: 疑難排解 最近查看日期: 2020 年 02 月 03 日

為什麼低延遲乙太網路 10G MAC Intel® FPGA IP產生的設計範例模擬失敗？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    由於 Intel® Quartus® Prime Pro 軟體版本 19.3 的問題，低延遲 10G MAC Intel® FPGA IP產生的設計範例可能會遇到上述問題。這是因為模擬模型會輸出「X」（未定義）而非有效的資料，因此區塊鎖定訊號會移除後再停止模擬。

    解決方法

    此問題已從 Intel® Quartus® Prime Pro Edition 軟體版本 19.4 開始修復。

    相關產品

    本文章適用於 3 產品

    Intel® Cyclone® 10 GX FPGA
    Intel® Arria® 10 FPGA 與 SoC FPGA
    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。