文章 ID: 000076815 內容類型: 疑難排解 最近查看日期: 2016 年 01 月 13 日

為什麼在 3.0 x8 模式下為 PCIe Hard IP 設定Intel® Arria® 10 FPGA Avalon®串流介面時設定每個週期啟用多個封包時，rx_st_sop、rx_st_eop、tx_st_sop和tx_st_eop只有一點寬？

環境

  • Intel® Quartus® II 訂閱版
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Quartus® II 軟體版本 14.1.1 和更早版本的問題，適用于 PCI Express 的 3.0 x8 Intel® Arria® 10 FPGA 硬 IP 的 RTL 包裝檔案，在設定每個週期啟用多個封包時，不正確地只對應下層 2 位寬 的單一位rx_st_sop， rx_st_eop、 tx_st_sop 和 tx_st_eop 訊號。

    解決方法

    若要解決這個問題，請修改 RTL 包裝檔、 <變異名稱>.v 或 <變異名稱>.vhd，以匯出兩個訊號位。

    相關文章

    相關產品

    本文章適用於 1 產品

    Intel® Arria® 10 GX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。