文章 ID: 000077024 內容類型: 疑難排解 最近查看日期: 2020 年 07 月 01 日

當兩個計時視訊輸出 （CVO） II IP 核心在Intel® Quartus®設計中即時化時，Intel® Quartus®合成編譯為何缺少「sdi_cvo_rden」埠錯誤？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 計時影片輸出 II（4K Ready）Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    由於 Intel® Quartus® Prime Pro 版本 19.2 和更新版本中的問題，一旦在頻率視訊輸出 （CVO） II IP 核心中勾選「嵌入視訊」選項，便可使用sdi_cvo_rden埠。

    編譯的Intel® Quartus®合成階段會在Intel® Quartus®設計中即時化兩個或多個 CVO II IP 時，遺失「sdi_cvo_rden」埠錯誤。

    解決方法

    這個問題沒有任何解決方法。

    此問題已從 Intel® Quartus® Prime Pro 軟體的 20.2 版本開始修復。

    相關產品

    本文章適用於 3 產品

    Intel® Agilex™ 7 FPGA 與 SoC FPGA
    Intel® Arria® 10 FPGA 與 SoC FPGA
    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。