文章 ID: 000077084 內容類型: 疑難排解 最近查看日期: 2012 年 11 月 26 日

Stratix V、Arria Cyclone V 和 V 裝置的晶片終止 （OCT） IBIS 型號差異的 LVDS 輸入是否有問題？

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    是的，當使用 Quartus® II 軟體為Stratix® V、Arria® V 和 Cyclone® V 裝置產生初步 IBIS 模型時，啟用差分 OCT 的差異輸入模型將無法正常運作。這包括所有不同的 I/O 標準，例如 LVDS、mini-LVDS 和 RSDS。

    接收的 LVDS 訊號有 DC 移位，影響到正負訊號交叉點，使得模型無法使用。

    解決方法

    您可以將 100 ohm 電阻直接放置在差異接收器的輸入針腳上，而不會在電阻器和接收器針腳之間使用傳輸線。 這將密切複製差異 OCT 的功能。

    此問題排定在裝置 IBIS 模型的最終版本中修復，該模型將在 Quartus II 軟體的未來版本中提供。

    相關產品

    本文章適用於 15 產品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。