文章 ID: 000077104 內容類型: 疑難排解 最近查看日期: 2013 年 11 月 11 日

為什麼我的 DDR3 UniPHY 控制器的 tRCD 比預期的大？

環境

  • Intel® Quartus® II 訂閱版
  • 搭載 UniPHY Intel® FPGA IP 的 DDR3 SDRAM 控制器
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    當事務由控制器時鐘生成時，您可能會看到 DDR3 UniPHY 四分之一速率記憶體控制器中的 tRCD 延遲大於預期，控制器時鐘以記憶體時脈速率 （1 ctl_clk = 4 mem_ck 的四分之一運行）。

    解決方法

    控制器能夠為每個控制器時鐘發出 2 個命令，一行命令（如 ACTI加值稅E 或 PRECHARGE）和單列命令（如 WRITE 或 READ）。當 tRCD 為 11 時，表示 11 mem_ck或 2.75 （11/4） ctl_clk。

    此值向上舍入為 3 ctl_clk或 12 mem_ck。此外，每個控制器時鐘可以分為四個階段，每個控制器時鐘發生的每個mem_ck週期都有一個階段。控制器設計為在每個控制器時鐘週期的第一階段發送行命令和第三階段發送列命令。這會給 tRCD 額外增加 2 mem_ck延遲。對於此示例，tRCD 的最終延遲為 12 2 或 14 mem_ck。

    相關產品

    本文章適用於 15 產品

    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。