文章 ID: 000077130 內容類型: 產品資訊與文件 最近查看日期: 2012 年 12 月 20 日

我該如何在為記憶體介面路由主機板跡跡時，決定何時補償封裝延遲不匹配（封裝桌上型）？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

在 800 MHz 或以下運作的任何記憶體通訊協定都不需要使用封裝桌面。

解決方法

對於運作于 800 MHz 以上的 DDR3 和 RLDRAM3 設計，Intel 建議您使用智慧財產 （IP） 參數編輯器中正確輸入的主機板偏斜參數執行計時分析。只有當在「報告 DDR」計時報告中出現非核心計時違規行為時，您才應該套用 EMIF 手冊第 2 章 4 節「封包 Deskew」區段中提到的步驟。此建議可能與外部記憶體介面手冊中所顯示的解決方案不同。Intel 正在更新手冊。

相關產品

本文章適用於 25 產品

Arria® V ST SoC FPGA
Cyclone® III LS FPGA
Stratix® IV E FPGA
Stratix® V FPGA
Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Arria® V GX FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Cyclone® V SE SoC FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。