文章 ID: 000077440 內容類型: 疑難排解 最近查看日期: 2017 年 07 月 19 日

在 HDMI RX 核心 IP 的ls_clk[0] 頻率領域違反計時規定

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • HDMI*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    如果ls_clk[2：0] 是從 3 個獨立的頻率源計時，而不是單一頻率源，HDMI RX core IP 可能會遇到計時違規。這是由於在 HDMI RX 核心 IP 中，將個別 TMDS 資料路徑交叉至ls_clk[0] 頻率域的頻率領域時，處理不當所造成的。

    解決方法

    在連接 HDMI RX 核心 IP 之前，將所有 3 ls_clk[2：0] 從相同的頻率來源，並執行資料同步到該單一頻率源。

    使用者也可以參閱 Arria® 10 HDMI 設計範例mr_hdmi_rx_core_top.v 設計檔案以示範連線。範例設計可由 HDMI 核心 IP 產生。

    此問題已在 Quartus® Prime 版本 17.0 更新 1 中修復。

    相關產品

    本文章適用於 3 產品

    Cyclone® V FPGA 與 SoC FPGA
    Intel® Arria® 10 FPGA 與 SoC FPGA
    Arria® V FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。