文章 ID: 000077533 內容類型: 產品資訊與文件 最近查看日期: 2014 年 01 月 30 日

如何使用腳本或命令列介面產生 PLL Intel® FPGA IP？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

若要從命令列介面產生 PLL Intel® FPGA IP，可以使用 ip-generate 公用程式。

 

解決方法

以下為使用 ip-generate的 PLL Intel FPGA IP世代的簡單命令列範例：

c：\altera\13.1\quartus\sopc_builder\bin>ip-generate --output-directory=--file-set=--元件-name=altera_pll--輸出-name= -- 系統資訊=DEVICE_FAMILY=「」--元件-param=gui_reference_clock_frequency=「>」--元件-param=gui_output_clock_frequency0=「」--元件-param=gui_phase_shift0=「」--元件-param=gui_duty_cycle0=「

如需更多有關 ip-generate 的選項，請執行 ip-generate ──在 命令列中提供協助。

相關產品

本文章適用於 15 產品

Cyclone® V SX SoC FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。