文章 ID: 000078279 內容類型: 疑難排解 最近查看日期: 2012 年 08 月 17 日

在裝置設定之前或期間啟用基於收發器的 Altera裝置中，REFCLK 輸入針腳的晶片上偏向網路是否已啟用？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

否，REFCLK 輸入針腳的晶片上偏向網路在Altera®收發器產品 （例如 Stratix® II GX、Stratix IV GX 和 Arria® GX 裝置） 的裝置配置之前和期間已停用。

 

如果 REFCLK 為 AC 組合，則如果所套用的訊號大於絕對 Vmin 規格的兩倍，則可超過 REFCLK 輸入的絕對 Vmin。應避免這種情況。例如，如果裝置絕對 Vmin 是 -300mV，則訊號驅動程式的差速電壓不應超過 600mV。

 

為了避免這種情況，Altera建議以下三種選項之一：

 

  • 選擇具有差速輸出電壓的頻率驅動程式，不會超過絕對 Vmin 極限的兩倍。
  • 如果頻率驅動程式的差分輸出電壓大於絕對 Vmin 極限的兩倍，則減少訊號。
  • 停用頻率驅動程式直到FPGA設定後。

相關產品

本文章適用於 5 產品

Arria® GX FPGA
Arria® II FPGA
Stratix® II GX FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。