文章 ID: 000078348 內容類型: 錯誤訊息 最近查看日期: 2012 年 09 月 11 日

臨界警告(181053):不建議將 PLL 輸出計數器PHY_CLKBUF {Hierarchy_Path\:p ll0|uphy_clkbuf_memphy用於記憶體 IP PHY 頻率樹中,計時模型可能不正確。

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    在 Quartus® II 軟體版本 11.1SP2 中編譯 UniPHY 控制器時,可能會遇到此警告訊息。

     

    在 Stratix® V 裝置中,只有特定的 PLL 輸出計數器與偏斜相符,而其他輸出計數器最多可有 250 到 300ps 的偏斜。此警告訊息是由於將 PHY 頻率置於計數器上,且具有高傾斜性而引起。目前沒有任何機制可確保驅動實體層頻率的 PLL 計數器放置在低壓壓位置。

     

    您不會在 11.1SP2 之前在 Quartus II 軟體版本中看到警告訊息,而 TimeQuest 並未在計數器之間擷取此警告訊息,因此可能具有高達 300ps 的頻率不確定性,而 TimeQuest 並未考慮到這些不確定性。

     

    此問題會影響 PHY 頻率驅動的拖把和由另一個頻率驅動的拖鞋之間的任何傳輸。

     

    主要關注點

    -        核心至周邊傳輸 (GCLK-PHYCLK)

    -        任何半速率至全速率傳輸 (PHYCLK-PHYCLK)

    對於每一個 PLL,低斜計數器是 1st 4 和最後 4 個計數器。0-3 和 14-17 的計數器搭配在一起,即計數器 0 和 5 具有較大的相對偏斜度,計數器 0 和 16 但 0 和 2 則不相符,15 和 16 也不相同。

    解決方法

    解決方法是將下列內容新增到 QSF:

    n   set_location_assignment PLL 計數器位置>-至 PLL 輸出訊號>   例如:set_location_assignment PLLOUTPUTCOUNTER_X210_Y129_N1-to {Hierarachy_Path\:p ll0|in_phyclk[2]

    將所有違規 PLL 計數器的位置設定為兩個位置 [0-3] 或 [14-17] (但不混合兩個位置 – 即不是 2 和 15);C 從錯誤訊息和 XY 位置可以推斷出數位,因此 計數器號碼始終是連續的,即 如果PLLOUTPUTCOUNTER_X210_Y129_N1是計數器 0,PLLOUTPUTCOUNTER_X210_Y125_N1則是計數器 4,則計數器 1、2 和 3 將分別位於 Y128、127 和 126。

    相關產品

    本文章適用於 4 產品

    Stratix® V E FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。