文章 ID: 000078413 內容類型: 疑難排解 最近查看日期: 2012 年 08 月 20 日

為什麼我的 rtl 模擬中最小階段移位步驟與主機板層級測量不同?

環境

  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    如果您在 ALTPLL Megawizerd™ 中使用錯誤的相移步驟解析度值,則 RTL 模擬與實際主機板中最小階段移位步驟將會有所不同。只有當您在動態相組態選項方塊中勾選「啟用相移步驟解析度編輯」時,才會提供此選項。如果您在相移步驟解析度中所投入的價值低於實際的最低階段移位步驟規格,Quartus® II 軟體會為 RTL 模擬產生錯誤的資料。

    最小階段移位步驟解析度可由計算決定。請參閱:相鎖迴圈 (ALTPLL) 超級功能使用者指南 (PDF),在動態階段重新配置章節中。根據本使用者指南,告取相移步驟是 PLL VCO 頻率的 1/8。

    如果您不知道目前裝置的最小階段移位步驟,並希望 Quartus II 軟體自動判斷最小相移位步驟,請取消勾選 動態相形組態選項方塊中的「啟用相移步驟解析度編輯」。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。