文章 ID: 000078524 內容類型: 疑難排解 最近查看日期: 2014 年 11 月 26 日

當 DSP Builder 記憶體介面匯流排連接了 NCO 或 FIR 時，為什麼我會看到不正確讀取資料？

環境

  • Intel® Quartus® II 訂閱版
  • DSP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    如果您的 DSP Builder 記憶體介面匯流排上有 NCO 或 FIR 元件，您可能會在記憶體讀取突發結束時或任何單一記憶體讀取結束時看到不正確讀取資料。

    解決方法

    這是由於Quartus® II軟體的問題。

    解決方法是將 NCO 或 FIR 篩檢程式移動到非零位址。

    計畫在Quartus® II軟體的未來版本中解決此問題。

    相關產品

    本文章適用於 20 產品

    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Intel® Arria® 10 GT FPGA
    Stratix® IV E FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Arria® V GT FPGA
    Stratix® IV GX FPGA
    Intel® Arria® 10 GX FPGA
    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    Intel® Arria® 10 SX SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。