文章 ID: 000078585 內容類型: 疑難排解 最近查看日期: 2013 年 11 月 20 日

為什麼在 Quartus® II 12.0SP2 的 DDR3 UniPHY 控制器中，avl_ready卡低？

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    在 Quartus® II 軟體版本 12.0SP2 中，DDR3 控制器可在 Stratix® V 中運作超過 533MHz，在 Arria® V 中執行 450MHz， 支援 DQS 追蹤。啟用 DQS 追蹤功能時，會建立一個序列控制器追蹤管理器 （sequencer_trk_mgr.sv） 來控制追蹤。

    sequencer_trk_mgr.sv 檔案中出現問題，其中cfg_num_dqs訊號只有 3 位，最多可支援 7 個 DQS 群組。對於 64 位 （8 個 DQS 群組） 或 128 位 （16 個 DQS 群組） 的 DDR3 介面，排序器軌道管理器將鎖定，導致Avalon匯流排就緒訊號avl_ready低卡住。

     

     

    解決方法

    此問題已在 Prime 軟體版本 12.1 Intel® Quartus®修復。

    相關文章

    相關產品

    本文章適用於 13 產品

    Stratix® V GX FPGA
    Arria® V GT FPGA
    Arria® V GX FPGA
    Arria® V GZ FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Stratix® III FPGA
    Stratix® V GT FPGA
    Stratix® IV E FPGA
    Stratix® IV GT FPGA
    Stratix® IV GX FPGA
    Stratix® V E FPGA
    Stratix® V GS FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。