文章 ID: 000078841 內容類型: 疑難排解 最近查看日期: 2015 年 08 月 06 日

為何在模擬 PCI Express 的Altera硬 IP 時，我該看到此訊息：# FATAL： <sim time=""> 目前的連結速度不受支援？</sim>

環境

  • Intel® Quartus® II 訂閱版
  • 模擬
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    如果您使用 PCI® Express 硬 IP 核心的Avalon®-ST 變種建立自己的 Qsys 專案，且未包含Altera®範例應用程式 （Altera建立範例設計中的「APP」），您就會看到此訊息，並且不驅動 pld_core_ready 硬 IP 立竿上的訊號。

    整組訊息看起來像這樣：
    # FATAL：目前的連線速度不受支援
    # 失敗：由於嚴重錯誤而停止模擬！

    解決方法

    磁片磁碟機 pld_core_ready 硬 IP 核心即時到 1\'b1 的訊號。

    相關產品

    本文章適用於 17 產品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Intel® Arria® 10 GT FPGA
    Arria® V GT FPGA
    Intel® Arria® 10 GX FPGA
    Cyclone® V E FPGA
    Intel® Arria® 10 SX SoC FPGA
    Cyclone® V SE SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。