文章 ID: 000078874 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

為什麼當 RP 和 EP PCIe 核心同時支援 Gen2 時,PCIe 不連結到 Gen2 速度?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

如果 RP 和 EP PCIe® 裝置同時支援 Gen2,且連結僅以第 1 代的速度出現,
然後,這可能是設定問題。

根據 PCIe 基本規格,當連結成功進入第 1 代的 L0 時,軟體必須在根埠中設定連結控制註冊器的位 5,以觸發第 2 代協商的重新訓練連結。

對於Altera® PCIe 核心,連結控制收銀機位於 PCI 配置空間的0x90。

相關產品

本文章適用於 5 產品

Stratix® IV GX FPGA
Stratix® IV GT FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Cyclone® IV GX FPGA

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。