文章 ID: 000078896 內容類型: 錯誤訊息 最近查看日期: 2014 年 07 月 17 日

錯誤：{variation_name\_p0_pin_map.tcl：找不到 PLL 參考頻率

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    當從另一個 PLL 傳送至 UniPHY 記憶體控制器的 PLL 參考頻率輸入時，您可能會看到上述錯誤。雖然不建議級聯 PLL，這是允許的，而且設計應編譯警告，但沒有錯誤。

    上述錯誤的原因在於參考頻率的等級數已超過_p0_pin_map.tcl 檔案中_p0_get_input_clk_id程式的價值。

    解決方法

    執行下列步驟以修正錯誤：

    • 開啟 _p0_pin_map.tcl 檔案
    • 搜尋字串results_array 9
    • 將值從 9 變更為更大的值，例如，20
    • 儲存_p0_pin_map.tcl 檔案
    • 重新編譯設計，您不應看到上述錯誤

     

    相關產品

    本文章適用於 1 產品

    Stratix® V GS FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。