文章 ID: 000078899 內容類型: 疑難排解 最近查看日期: 2016 年 03 月 15 日

當我在 Arria 10 SoC 設計上存取FPGA IP 時，為什麼會看到錯誤？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

在 SoC EDS 版本 15.1.2 和更新版本的 Arria® 10 U-Bootloader 中，有一個 NOC 超時，錯誤地由reset_assert_all_bridges功能啟用。如果FPGA中的 IP 回應緩慢，則可以達成此超時，導致存取錯誤。

解決方法

此問題排定在下一版 SOC EDS 中修復。此處有一個修補程式可透過先前的版本來解決這個問題： HTTPs://github.com/altera-opensource/u-boot-socfpga

相關產品

本文章適用於 1 產品

Intel® Arria® 10 SX SoC FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。