文章 ID: 000078970 內容類型: 產品資訊與文件 最近查看日期: 2016 年 06 月 17 日

如何設定Stratix V PCIe HIP 要求預設 9,以改善第 3 代的接收眼距?

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    PCI Express® 的 Stratix® V 硬 IP 要求連結夥伴使用預設的預設預設預設使用預設預設的預設預設傳輸第 3 代資料。 根據通道特性,使用預設 9 為硬 IP 要求預設默設,以及獲得等化器峰值頻率的完整頻寬,可能會在硬 IP 接收器上提供更優異的眼距。

    解決方法

    請按照下列步驟執行有關工作。

    a) 若要修改硬 IP RTL 以要求其連結夥伴使用 Gen3 預設 9 傳輸,請按照下列步驟進行。

    1. 編輯所產生的 altpcie_sv_hip_ast_hwtcl.v 位於 \top\synthesis\submodule\

    2. 變更下列行列內容:

    localparam [17:0]gen3_coeff_1 = (hwtcl_override_g3rxcoef==1 )?gen3_coeff_1_hwtcl [17:0]:18\'h7;

    localparam [17:0]gen3_coeff_2 = (hwtcl_override_g3rxcoef==1 )?gen3_coeff_2_hwtcl [17:0]:18\'h8;

    localparam [17:0]gen3_coeff_3 = (hwtcl_override_g3rxcoef==1 )?gen3_coeff_3_hwtcl [17:0]:18\'h7;

    localparam [17:0]gen3_coeff_4 = (hwtcl_override_g3rxcoef==1 )?gen3_coeff_4_hwtcl [17:0]:18\'h8;

    localparam [17:0]gen3_coeff_1 = (hwtcl_override_g3rxcoef==1 )?gen3_coeff_1_hwtcl [17:0]:18\'h9;

    localparam [17:0]gen3_coeff_2 = (hwtcl_override_g3rxcoef==1 )?gen3_coeff_2_hwtcl [17:0]:18\'h9;

    localparam [17:0]gen3_coeff_3 = (hwtcl_override_g3rxcoef==1 )?gen3_coeff_3_hwtcl [17:0]:18\'h9;

    localparam [17:0]gen3_coeff_4 = (hwtcl_override_g3rxcoef==1 )?gen3_coeff_4_hwtcl [17:0]:18\'h9;

    b) 加入以下您針對 PCIe IP 的收發器針腳作業。

    set_instance_assignment───名稱 XCVR_RX_EQ_BW_SEL BW_FULL_12P5──

    相關產品

    本文章適用於 4 產品

    Arria® V GZ FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。