文章 ID: 000079111 內容類型: 產品資訊與文件 最近查看日期: 2012 年 08 月 13 日

如何阻止 Quartus II 軟體在我的設計中合併 PLL？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

您可以在 .qsf 檔案中新增下列作業，以停用 Quartus® II 軟體中的 PLL 合併：

set_global_assignment -名稱AUTO_MERGE_PLLS關閉

此設定也可以從「分配」功能表中存取，按一下「設定」->Fitter Settings->更適合設定。

相關產品

本文章適用於 15 產品

Stratix® V FPGA
Stratix® IV FPGA
Stratix® III FPGA
Stratix® II FPGA
Stratix® FPGAs
Intel® MAX® 10 FPGA
Cyclone® V FPGA 與 SoC FPGA
Cyclone® IV FPGA
Cyclone® III FPGA
Cyclone® II FPGA
Cyclone® FPGA
Intel® Arria® 10 FPGA 與 SoC FPGA
Arria® V FPGA 與 SoC FPGA
Arria® II FPGA
Arria® GX FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。