文章 ID: 000079255 內容類型: 疑難排解 最近查看日期: 2014 年 03 月 04 日

* 錯誤：在 alt_mem_ddrx_controller.v. v 找不到用於覆寫的模組參數「CFG_CMD_GEN_OUTPUT_REG」

環境

  • Intel® Quartus® II 訂閱版
  • 搭載 UniPHY Intel® FPGA IP 的 DDR3 SDRAM 控制器
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    使用 ModelSim-Intel® FPGA模擬 DDR3 UniPHY 控制器時，您可能會看到上述錯誤。錯誤的原因，是在 ModelSim vsim 詳細通話中訂購編譯程式庫。

    解決方法

    您必須先在命令中列出包含 DDR3 編譯檔案的資料庫。在此案例中，工作目錄包含 DDR3 編譯的檔案：

    vsim -novopt -t ps -L work -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L altera_mf -L altera_lnsim -L stratixiv <top_level_filename>

    建議您按照<IP_variation_name>_sim /mentor 目錄中提供的msim_setup.tcl 檔案中的檔案和資料庫訂購。

    相關產品

    本文章適用於 20 產品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Arria® II GZ FPGA
    Stratix® III FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Stratix® IV E FPGA
    Cyclone® V SE SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。