描述
當從 Qsys 對 RS232 UART IP 核心進行行為模擬時，會模擬終端模擬模型，以提供使用者定義的 RS232 輸入與輸出。 此記錄在 節的嵌入式周邊使用者指南中。
HTTP://www.altera.com/literature/ug/ug_embedded_ip.pdf
無法將序列 RX 和 TX 針腳直接用於行為模擬、回送等測試，或是連接到其他 RS232 裝置。
此限制不會影響計時模擬，因為時序模擬會準確地對 RX 和 TX 針腳進行建模。
解決方法
未來 UART IP 版本的模擬支援可能會包含在未來版本中。 如果您對這項功能感興趣，請透過 MySupport 提交服務請求，以註冊您的興趣。