文章 ID: 000079599 內容類型: 疑難排解 最近查看日期: 2011 年 10 月 21 日

使用 10GB PCS 和超過 6 個通道進行 x-1 低延遲 PHYmegaction 的即時化，Stratix V

環境

  • Intel® Quartus® II 訂閱版
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    如果您嘗試即時化 x-1 低延遲 PHYmegafunction 使用 10GB PCS 和超過 6 個通道，因為安裝失敗 PLL 的磁片磁碟機不能超過六個通道。Fitter 會產生 類似下列訊息：

    Error: Could not place ATX PLL hsl2_rev1:inst24|altera_xcvr_low_latency_phy:h sl2_rev1_inst|alt_pma:alt_pma_inst|alt_pma_sv: alt_pma_sv_inst|altera_xcvr_10g_custom:altera_ xcvr_10g_custom_inst|pll[0].tx_pll~LC_PLL.

    解決方法

    針對一個通道立即設計 x-1，然後重複 符合您需求通道數量的即時性。

    相關產品

    本文章適用於 1 產品

    Stratix® V FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。