文章 ID: 000079703 內容類型: 疑難排解 最近查看日期: 2013 年 10 月 31 日

UART0 的針腳分配衝突錯誤

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    如果您的 HPS 設計是透過 Qsys v13.0 或更早的程式建立, 您會在 v13.0 SP1 或更高版本中開啟,您可能會看到錯誤訊息 類似下列內容:

    The selected peripheral UART0 and are conflicting.

    在 v13.0 和之前,HPS 軟 IP 元件用於Arria V SoC HPS 有不正確的針腳設定定義。UART0 針腳分配 在 HPS I/O 設定 0 與 HPS I/O 設定 2 中交換。開啟時 使用錯誤的針腳設定定義所建立的設計,即插入 針腳位置與其他元件針腳迭迭。

    解決方法

    若要解決此問題,請執行下列步驟:

    1. 在 Qsys 中開啟您的 SoC HPS 設計。
    2. 編輯 HPS 元件。
    3. 開啟 Peripheral Pin 多工處理 頁面。
    4. 從 HPS 變更 UART0 針腳多工處理 I/O 設定 0HPS I/O 設定 2,或反之亦然。

    相關產品

    本文章適用於 1 產品

    Arria® V FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。