文章 ID: 000079759 內容類型: 錯誤訊息 最近查看日期: 2011 年 09 月 12 日

報告已忽略 SDC 限制的警告訊息

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    在編譯由 Qsys 產生的 IP 核心時，TimeQuest 時序分析器可能會顯示警告訊息，指出 SDC 限制正在被忽略。出現這些訊息是因為 TimeQuest 閱讀 Altera_avalon_half_rate_bridge_constraints.sdc 檔案 即使未使用半速率橋接功能。

    此問題影響到所有由 Qsys 產生的配置。

    此問題對設計沒有影響。

    解決方法

    若要防止顯示警告訊息，請移除 altera_avalon_half_rate_bridge_constraints.sdc 檔案 從專案和任何 .qip 檔案。

    此問題將在未來的版本中解決。

    相關產品

    本文章適用於 1 產品

    Intel® 可程式裝置

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。