文章 ID: 000079785 內容類型: 疑難排解 最近查看日期: 2011 年 10 月 12 日

使用 Mentor Graphics ModelSim-Altera在模擬期間載入設計時發生嚴重錯誤

環境

  • Intel® Quartus® II 訂閱版
  • 模擬
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    如果您嘗試模擬，請使用 Mentor Graphics ModelSim-Altera 軟體，包含低延遲 PHY 超級功能的 VHDL 設計 使用 10 Gbps 資料路徑，模擬失敗時發生類似錯誤 下列內容：

    # ** Fatal: Error occurred in protected context. # Time: 0 ps Iteration: 0 Instance: /test_tst/test_inst/test_inst/// File: nofile # FATAL ERROR while loading design # Error loading design

    相關產品

    本文章適用於 1 產品

    Stratix® V FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。