文章 ID: 000080053 內容類型: 疑難排解 最近查看日期: 2016 年 05 月 09 日

為什麼在低延遲乙太網路 10G MAC 設計範例上收到超大型框架時,會看到下流錯誤?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於設計範例有問題,在使用超過 4100 位元組的封包進行測試時,下列設計變異會出現下流錯誤:

    1) 10M/100M/1G/10G 乙太網路設計範例
    2) 1G/10G 乙太網路設計範例

    此錯誤是由 MAC 和交通控制器之間的外部 FIFO 緩衝區大小所引起。大小為 8 x 512 位元組,太小,導致Avalon-ST 有效訊號在畫面傳輸期間被除名。

    影響
    ----------
    使用者會觀察封包監視器報告的損壞封包和 CRC 錯誤。

    解決方法 若要解決這個問題,請透過在 rtl/altera_eth_channel.sv 中將DC_FIFO_DEPTH與SC_FIFO_DEPTH參數值從 512 更改為 2048,進一步增強外部 FIFO 的深度、altera_eth_fifo_tx和altera_eth_fifo_rx實例。

    相關產品

    本文章適用於 1 產品

    Intel® 可程式裝置

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。