文章 ID: 000080203 內容類型: 疑難排解 最近查看日期: 2015 年 07 月 30 日

為什麼 PCI Express Arria 10 硬 IP CraWaitRequest_o永遠不適用於 CRA 內部配置空間收銀台？

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述 由於在 Avalon®-MM 模式下 PCI Express® 的 Arria® 10 硬 IP 問題，控制註冊存取 （CRA） 等待查詢訊號 （CraWaitRequest_o） 切勿拆卸存取 CRA 組態空間收銀台 （偏移0x3c00 - 0x3c6c）。
    解決方法

    請在檔案 altpciexpav128_cr_avalon.v 中，修改下列始終從 ~ 行 340 開始的區塊，以粗體加入敏感性清單中：

    選擇退回的讀取資料並讀取有效
    始終 @（addr_decode_reg、AdTrReadData_i或AdTrReadDataVld_i或
    A2PMbReadData_i或A2PMbReadDataVld_i或
    P2AMbReadData_i或P2AMbReadDataVld_i或
    RuptReadData_i或RuptReadDataVld_i或
    RpReadData_i或RpReadDataVld_i或
    RdBakReadData_i、RdBakReadDataVld_i 或CfgReadDataVld_i）

    這個問題預定在 Quartus® II 軟體日後發佈時解決。

    相關產品

    本文章適用於 16 產品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Intel® Arria® 10 GT FPGA
    Arria® V GT FPGA
    Intel® Arria® 10 GX FPGA
    Intel® Arria® 10 SX SoC FPGA
    Cyclone® V SE SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。