重大問題
描述
在測試台章節 中 CPRI MegaCore 功能使用指南，在說明中 準備使用 ModelSim SE 模擬 Verilog HDL 檔案，部分檔案名 尾碼是錯誤的。然而，請注意，錯誤 無法模擬 Verilog HDL 超級裝置中的 CPRI MegaCore 功能 此問題。
此問題會影響 Verilog HDL 中模擬的測試座 ModelSim SE。
此問題對設計沒有影響。它只影響測試台 模擬于 Verilog HDL 與 ModelSim SE。
解決方法
若要解決這個問題，請在使用者指南說明中準備 若要使用 ModelSim SE 模擬 Verilog HDL 檔案，請按照下列步驟進行。
- 請將所有實例
cpri_top_level.vcpri_top_level.vo替換為 . - 以變異取代所有變異
>].vtb_altera_cpri[_>].vhd實例tb_altera_cpri[_。
然而，請注意，錯誤 無法模擬 Verilog HDL 超級裝置中的 CPRI MegaCore 功能 此問題。
此問題已在版本 11.0 中 修正 CPRI MegaCore 功能使用指南。