文章 ID: 000080337 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

外部 DDR 記憶體 PHY 介面超級功能使用者指南 （ALTMEMPHY）：已知問題

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

問題10002067，版本 4.1

PHY 使用者指南錯誤地提及未使用且不連接任何東西的訊號ctl_doing_wr和control_doing_wr。

如果您嘗試找出訊號連線，最適合查看的檔案是 _controller_phy.v （hd）。這個檔案將控制器與實體層即時化並連在一起。

相關產品

本文章適用於 3 產品

Cyclone® III FPGA
Stratix® III FPGA
Stratix® II FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。