文章 ID: 000080465 內容類型: 錯誤訊息 最近查看日期: 2019 年 06 月 03 日

警告:(vsim-3473) 元件實例 」<uart instance="" ip="" name=""> :my_uart_testip_rs232_0「不受約束</uart>

環境

  • Intel® Quartus® Prime Standard Edition 軟體
  • RS232 UART Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於Intel® Quartus® Prime 軟體版本 18.1 Update 1 和更早版本的問題,在執行 RS232 UART IP 模擬時,您可能會在模擬器日誌檔中看到「MY_UART_TESTIP_RS232_0」未綁定元件的警告訊息,以及 VHDL 所建立的模擬檔案。這是因為缺少一些用於模擬的 IP 檔案。

    解決方法

    若要解決這個問題,請選擇 Verilog,同時在平臺設計者中產生 RS232 UART IP模擬檔案。

    相關產品

    本文章適用於 1 產品

    Intel® 可程式裝置

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。