描述
由於 Intel® Quartus® Prime Pro 版軟體版本 20.1 和 20.2 中出現問題，您可能會在更合適的階段看到此內部錯誤。此問題僅發生在以 eSRAM Intel® Stratix® 10 FPGA IP 為目標的設計中。
解決方法
若要解決這個問題，請執行下列動作
1. 開啟 /esram_1914/synth/_1914_
2. 尋找c0_sd_n_0_reg訊號並移除altera_attribute如下。
（之前） （* altera_attribute =「名稱 FORCE_HYPER_REGISTER_FOR_UIB_ESRAM_CORE_REGISTER ON」*） 邏輯c0_sd_n_0_reg/* 合成dont_merge */;
（之後）邏輯c0_sd_n_0_reg/* 合成dont_merge*/;
3. 如果您使用其他 eSRAM 通道，重複所有其他訊號的相同變更，c1_sd_n_0_reg c7_sd_n_0_reg。
此問題從 Intel® Quartus® Prime Pro 版軟體的 20.3 版本開始修復。