文章 ID: 000080528 內容類型: 疑難排解 最近查看日期: 2011 年 11 月 15 日

Stratix V 裝置未滿足時序要求

環境

  • Intel® Quartus® II 訂閱版
  • 乙太網路
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    以 V 裝置Stratix為目標的設計可能無法滿足停留時間 要求。

    此問題影響到所有針對 V 裝置Stratix設計。

    解決方法

    使用 Design Space Explorer 執行種子掃描。這個問題 將固定在未來版本的三速乙太網路 MegaCore 功能。

    相關產品

    本文章適用於 1 產品

    Stratix® V FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。