描述
若要限制ALTUFM_NONE、ALTUFM_I2C、ALTUFM_SPI和ALTUFM_PARALLEL兆功能上的選 osc 用輸出針腳，請使用下列任一種方法：
- 使用
derive_pll_clocks命令自動限制頻率。請注意，除了為 PLL 輸出建立產生的頻率外，指令derive_pll_clocks也會為內部產生的頻率建立頻率限制。 - 使用下列命令手動限制頻率：
create_clock -period 181.818 -name |osc - 雖然實際輸出頻率可能會有所不同，但
osc將針腳限制在 181.818 ns （5.5 MHz） 可確保將頻率分析在最短可能的期間（可能的最高頻率）。