文章 ID: 000080581 內容類型: 疑難排解 最近查看日期: 2014 年 06 月 30 日

使用未指派訊號的預編模式時，硬體和軟體模擬結果會有所不同

環境

  • Intel® Quartus® II 訂閱版
  • DSP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    此模擬問題出現在 Quartus II 軟體版本 13.0 中，但影響版本 11.1 至 13.0。當您在設計、硬體與媒體存取控制 （MAC） 上直接即時處理數位訊號處理 （DSP） 或媒體存取控制 （MAC） WYSIWYG 時 使用未指派訊號的預編模式時，軟體模擬結果會有所不同。當同時使用預編子減法和未指派的預編輸入時，模擬結果會有所不同;在硬體上，預先輸入是延伸標誌，所以所有 輸入乘數會被視為已簽名。此問題適用于 Arria V 和 Cyclone V 裝置。

    解決方法

    13.1 Quartus II 軟體版本包含合法性檢查，以防止您產生此錯誤。對於先前的版本，沒有任何解決方法。

    相關產品

    本文章適用於 2 產品

    Cyclone® V FPGA 與 SoC FPGA
    Arria® V FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。