文章 ID: 000080673 內容類型: 疑難排解 最近查看日期: 2019 年 09 月 10 日

為什麼在 ILAS 階段的 JESD204B Intel® FPGA IP將 IP 恢復到 CGS 狀態時，將csr_cgs_bypass_sysref暫存器位程式設計到「0」？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • Intel® Quartus® Prime Standard Edition 軟體
  • JESD204B Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Standard 和 Pro Edition Software 中已知的問題，在 JESD204B Intel FPGA IP 處於 ILAS 階段時，將csr_cgs_bypass_sysref註冊點程式程式設計為「0」，將 IP 恢復為 CGS 狀態。這會影響 Intel Agilex®、Intel Stratix® 10、Intel Arria® 10 和 Intel Cyclone® 10 GX 裝置系列。

    解決方法

    若要解決這個問題，在 JESD204B Intel FPGA IP 處於 ILAS 階段時，請避免對csr_cgs_bypass_sysref註冊位進行程式設計。目前尚未為此規劃修復方案。

    相關產品

    本文章適用於 4 產品

    Intel® Cyclone® 10 GX FPGA
    Intel® Agilex™ 7 FPGA 與 SoC FPGA
    Intel® Arria® 10 FPGA 與 SoC FPGA
    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。