文章 ID: 000080746 內容類型: 疑難排解 最近查看日期: 2014 年 05 月 02 日

適用于 PCI Express 的硬 IP 的 128 位Avalon®記憶體對映 Txs 代理介面，是否可以透過 ByteEnable=0x01處理讀/寫要求？

環境

  • Intel® Quartus® Prime 設計軟體
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Quartus® II 軟體版本 13.1 和更早版本的問題，PCI Express 硬 IP 的 128 位Avalon®記憶體對映 Txs 代理介面，當可轉譯的 = 0x01、0x03或0x7在 Avalon記憶體對映介面時，無法產生正確的 PCI Express TLP 封包。

    Avalon記憶體對映橋以突增計數正確運作 = 1 和下列位元組啟用 （DW 位元組啟用）

    16'hF000
    16'h0F00
    16'h00F0
    16'h000F
    16'hFF00
    16'h0FF0
    16'h00FF
    16'hFFF0
    16'h0FFF
    16'hFFFF

    解決方法

    若要解決這個問題，請使用 64 位Avalon記憶體對應 Txs 代理介面，或使用 128 位Avalon記憶體對應 Txs 代理介面將ByteEnable 設定為超過0x07（啟用 4 位元組或以上）。

    目前沒有解決這個問題的計畫。

    相關產品

    本文章適用於 5 產品

    Cyclone® V FPGA 與 SoC FPGA
    Intel® Cyclone® 10 FPGA
    Stratix® V FPGA
    Arria® V FPGA 與 SoC FPGA
    Intel® Arria® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。