文章 ID: 000080757 內容類型: 疑難排解 最近查看日期: 2013 年 02 月 11 日

以 667 MHz Arria V 裝置為目標的四分之一速率 DDR3 設計可能會使時間失效

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    此問題影響到 DDR3 產品。

    四分之一速率的 DDR3 設計，針對Arria V 裝置並執行 在 667 MHz 可能不符合位址和命令的計時要求 並讀取擷取路徑。

    解決方法

    此問題的解決方法是新增下列限制 至 SDC 檔案：

    如果 {\ foreach { ck_pin { { set_clock_uncertainty -從 [get_clocks] -到 [get_clocks] -新增 -hold 0.200 []

    此外，建議使用 800 MHz 高速級記憶體元件。

    這個問題將在未來的版本中解決。

    相關產品

    本文章適用於 1 產品

    Arria® V FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。