文章 ID: 000080825 內容類型: 疑難排解 最近查看日期: 2017 年 02 月 08 日

為何低延遲 40-100 Gbps 乙太網路 IP 核心會針對特定 TX Avalon-ST 介面條件，掛上或傳送錯誤封包？

環境

  • Intel® Quartus® Prime Standard Edition 軟體
  • Intel® Quartus® Prime Pro Edition 軟體
  • 低延遲 40G 100G 乙太網路
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    早于 Quartus® Prime 軟體 v16.0 的低延遲 40-100 Gbps 乙太網路 IP 核心版本無法正確處理 TX Avalon-ST 介面上的下列條件。如果發生以下情況，使用較早版本 IP 核心的任何設計都可能會掛上或傳送錯誤的封包：

    1. TX 有效值在有效的封包開始 （SOP） 和封包末端 （EOP） 之間的有效封包中偏低 （用戶端在傳輸多週期封包期間重設有效訊號）
    2. 封包大小小於 9 位元組
    3. 背靠背的 SOP
    4. 背靠背 EOP

    雖然Avalon-ST 通訊協定允許這些情況，但 IP 核心並不支援。

    錯誤封包可能會發生 FCS 或其他錯誤，或可能低於最小 IPG 長度。

     
    解決方法

    在 IP 核心的 16.0 前版本中，您必須修改應用程式以避免這些條件。IP 核心掛問題已在低延遲 40-100 Gbps 乙太網路 IP 核心 v16.0 及更新版本中修復。IP 核心將這些條件識別為無效輸入，並將它們標記為錯誤。

    相關產品

    本文章適用於 7 產品

    Stratix® V E FPGA
    Stratix® V GS FPGA
    Stratix® V GX FPGA
    Intel® Arria® 10 FPGA 與 SoC FPGA
    Intel® Arria® 10 GT FPGA
    Intel® Arria® 10 GX FPGA
    Intel® Arria® 10 SX SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。