文章 ID: 000080856 內容類型: 疑難排解 最近查看日期: 2019 年 11 月 06 日

為什麼 Intel® Stratix® 10 PCIe* Avalon® -MM 硬 IP 無法回應未設定為「無 Snoop bit」的入站記憶體讀取 TLP？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 適用於 PCI Express* 的 Avalon-MM Intel® Stratix® 10 硬 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Stratix® 10 PCIe* Avalon®-MM 橋接器的限制，將掉入記憶體讀取 TLP 與無 Snoop 位設定，並且不會退回完成，這可能會導致系統故障。

    解決方法

    若要解決此問題，請限制連結夥伴僅將記憶體讀取 TLP 傳送至 Intel® Stratix® 10 PCIe* Avalon® -MM 硬 IP。

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。