文章 ID: 000080865 內容類型: 錯誤訊息 最近查看日期: 2019 年 03 月 18 日

錯誤 (10166):在 altpcieav_dma_hprxm_rdwr.sv (562) 的 SystemVerilog RTL 編碼錯誤:always_comb構造並不僅推斷出單純的組合邏輯。

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 適用於 PCI Express* 的 Intel® Arria® 10 Cyclone® 10 硬 IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    由於 Intel® Quartus® Prime Standard Software 版本 18.0 及以後的問題,當 Intel® Arria® 10 或 Intel® Cyclone® PCI Express* IP 的 RXM BAR2 埠啟用爆破功能 Avalon®時,將會發生下列分析與合成錯誤。

    錯誤 (10166):在 altpcieav_dma_hprxm_rdwr.sv (562) 的 SystemVerilog RTL 編碼錯誤:always_comb構造並不僅推斷出單純的組合邏輯。

    錯誤(12152):無法詳細說明使用者階層結構「*|altpcieav_256_app:g_avmm_256_dma.avmm_256_dma.altpcieav_256_app|altpcieav_dma_hprxm:hprxm_master|altpcieav_dma_hprxm_rdwr:hprxm_pcie_rdwr」

     

     

    解決方法

    line_602修改下面的Verilog 檔案,以解決如下問題。

    檔路徑:\ip\altera\altera_pcie\altera_pcie_hip_256_avmm\rtl\altpcieav_dma_hprxm_rdwr.sv

    從:
    預設值:avmm_fbe[15:0] = 16'hFFFF;

    自:
         預設:開始
                   avmm_fbe[15:0] = 16'hFFFF;
    first_dw_holes = 10'h0;

           結束

    此問題從 Intel® Quartus® Prime Standard Software 版本 18.1,update1 開始修復。

    相關產品

    本文章適用於 4 產品

    Intel® Cyclone® 10 GX FPGA
    Intel® Arria® 10 GT FPGA
    Intel® Arria® 10 GX FPGA
    Intel® Arria® 10 SX SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。