文章 ID: 000080876 內容類型: 疑難排解 最近查看日期: 2014 年 03 月 19 日

為什麼在 Quartus 13.1 上的 PCI Express Stratix V 硬 IP 的時間沒有關閉？

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述 PCI® Express 的Stratix® V 硬 IP 時序可能無法關閉，因為個別網域的內部頻率缺少限制。
    解決方法

    遺失的限制可新增到您的最高層級概要設計限制 （sdc） 檔案，如下所示：

    set_false_path──從 [get_clocks {reconfig_xcvr_clk[]到 [get_clocks {*|altpcie_hip_256_pipen1b|stratixv_hssi_gen3_pcie_hip|coreclkout[]
    set_false_path───從 [get_clocks {*|altpcie_hip_256_pipen1b|stratixv_hssi_gen3_pcie_hip|coreclkout[]到 [get_clocks {reconfig_xcvr_clk[]

    相關產品

    本文章適用於 3 產品

    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。