文章 ID: 000081004 內容類型: 疑難排解 最近查看日期: 2013 年 08 月 27 日

在使用 Quartus II 軟體版本 9.1 的 Modelsim gate 等級模擬中，「rx_dpa_locked」訊號行為是否存在問題？

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    是的，如果您在 Quartus® II 軟體版本 9.1 中的 Stratix® III 裝置啟用 altlvds MegaWirizd™ 中的 PLL 校正功能，則「rx_dpa_locked」訊號可能永遠不會在 Modelsim gate 等級模擬中「高」。這並不代表實際的裝置行為。

    解決方法

    此問題已在 Quartus II 軟體版本 10.0 中解決。

    相關產品

    本文章適用於 1 產品

    Stratix® III FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。