描述
對於Stratix®、Cyclone®和較早的家庭，aclr 沒有讀取頻率 （rdclk） 敏感性。對於Stratix II、Cyclone II 和更新的裝置系列，從 Quartus® II 軟體版本 5.1 開始，便會移除 aclr 上的 rdclk 敏感度。 dcfifo 兆功能會自動插入這些裝置的內部 rdclk / aclr 同步註冊器，從版本 5.1 開始。
然而，兆功能不會自動插入 aclr 的內部寫入頻率 （wrclk） 同步註冊器，因為這樣做可能會影響延遲，視時間定時而定。單 與雙頻率 FIFO 兆功能使用者指南 （PDF） 說明如何在 aclr 和 wrclk 之間手動新增同步註冊器。