文章 ID: 000081272 內容類型: 疑難排解 最近查看日期: 2014 年 10 月 29 日

為什麼CPL_ERR信號沒有切換配置空間寄存器中的相應錯誤狀態位？

環境

  • Intel® Quartus® II 訂閱版
  • 適用於 PCI Express* Intel® FPGA IP 的 Avalon-MM Arria® V 硬 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Arria® V 和 Cyclone® V 裝置中 PCI Express® 的Altera®硬 IP 存在問題，切換 cpl_err 信號將不會在錯誤狀態寄存器中記錄錯誤。此問題會影響所有 cpl_err[*] 信號，但不會影響 cpl_err_func 信號。

    解決方法

    應用層邏輯必須執行 LMI 寫入到相應的錯誤寄存器，並創建相應的 TLP，以解決所述問題。請參閱 PCI Express Base 3.0 規格中的表 2-29 完成狀態欄位值。

    此問題不計畫在未來的 Quartus® II 軟體版本中修復。

    相關產品

    本文章適用於 7 產品

    Cyclone® V GT FPGA
    Arria® V GT FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Cyclone® V GX FPGA
    Arria® V GX FPGA
    Cyclone® V SE SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。