文章 ID: 000081487 內容類型: 疑難排解 最近查看日期: 2013 年 06 月 04 日

DDR3 mem_reset_n訊號是否可以由使用者存取的收銀機控制？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述 否，沒有使用者存取的註冊器來控制mem_reset_n訊號的狀態。使用者可透過向控制器維護global_reset_n或soft_reset_n輸入來維護mem_reset_n。mem_reset_n主張主動低的時間長度由 DDR3 控制器控制。
解決方法

相關產品

本文章適用於 20 產品

Cyclone® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V E FPGA
Arria® V GX FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Arria® V GT FPGA
Arria® V GZ FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
Arria® II GZ FPGA
Stratix® III FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。