描述
沒有被動序列 （PS） 或快速被動平行 （FPP） 配置模式的最大設定時間規格。 因此，可在 PS 或 FPP 配置期間暫停 DCLK，或使用非常低頻率的 DCLK，而不會因為超時而導致組態失敗。
環境
BUILT IN - ARTICLE INTRO SECOND COMPONENT
相關產品
本文章適用於 29 產品
Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® II FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Stratix® FPGAs
Arria® GX FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Cyclone® FPGA
Cyclone® III LS FPGA
Stratix® IV E FPGA