描述
是的，您可以在Cyclone®系列、Stratix®系列（從Stratix II 裝置開始）和 Arria® GX 系列裝置 BSDL 檔案中修改 DCLK 的方向，以便您可以在邊界掃描期間控制它。
DCLK 的方向取決於FPGA的設定模式。設定模式由FPGA的 MSEL 針腳定義，這些針腳會在 nCONFIG 高開機或重新配置期間進行取樣。
在 PS/FPP 模式中，DCLK 是一種輸入。在 AS 模式中，DCLK 是一種輸出。預設情況下，在我們的 BSDL 檔案中，DCLK 會定義為輸入。
如果以 AS 模式執行，您可以修改 BSDL 檔案，使 DCLK 是雙向的，以便在邊界掃描期間（如果需要的話）加以控制。
若要這麼做，請將 DCLK 的模式從位改為插電位：
DCLK：外插位;
然後編輯以下範例中所示的 DCLK 行 （BSC 群組和針腳編號會因您使用的裝置而異）：
變更自
--適用于家族特定輸入針腳 H4 的 BSC 組 177
「531 （BC_4、DCLK、輸入、X）。」
「532 （BC_4、*、內部、X）。」
「533 （BC_4，*，內部，X）。」
自
--針對特定系列產品 BSC 組 177 pin H4
「531 （BC_1、DCLK、輸入、X）。」
「532 （BC_1，*，控制，1），」
「533 （BC_1、DCLK、輸出 3、X、532、1、Z）。」