文章 ID: 000081824 內容類型: 產品資訊與文件 最近查看日期: 2016 年 01 月 08 日

如何手動將Stratix V 中ALTDQ_DQS2的硬輸入 FIFO 即時化？

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    針對使用啟用硬輸入 FIFO 的ALTDQ_DQS2兆功能Stratix® V 裝置的設計，有一個已知的問題，即是硬輸入 FIFO 無法正確即時化。啟用硬輸入 FIFO 時，請注意下列事項： 

     

    1. You 必須根據 UniPHY 實作，同時即時化「stratixv_read_fifo」和「stratixv_read_fifo_read_enable」區塊

    2. 「altdq_dqs2_stratixv_.sv」需要部分編輯，否則您在編譯過程中會出現下列更合適的錯誤：

     

    錯誤 （175001）：無法放置 DQS 邏輯區塊 – 由 DQS I/O 墊送出的動態 OCT 控制路徑

    解決方法

    如需「stratixv_read_fifo」和「stratixv_read_fifo_read_enable」模組的詳細資訊，以及「altdq_dqs2_stratixv_.sv」檔案中所需的變更，請聯絡Altera®支援。

    這個問題將在未來版本的 Quartus® II 軟體中解決。

    相關產品

    本文章適用於 5 產品

    Stratix® V FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GS FPGA
    Stratix® V E FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。