文章 ID: 000081888 內容類型: 錯誤訊息 最近查看日期: 2013 年 12 月 11 日

錯誤 （175001）：無法放置從 PLD 核心傳送訊號到 I/O 針腳所需的路徑

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    使用 V 或 Arria® Cyclone® V SoC 時，您可能會在 Quartus® II 軟體版本 13.0 和 13.1 中看到此錯誤。當您使用硬核處理器系統 （HPS） I/O 針腳，並在FPGA設計中即時安裝 ALTLVDS Intel® FPGA IP時，就會發生此錯誤。

    這不是有效的錯誤;HPS I/O 針腳與 I/O 針腳FPGA之間沒有資源依賴性。

    解決方法

    下載 下列 修補程式 以修正 Quartus II 軟體版本 13.1 的錯誤：

     

    相關產品

    本文章適用於 4 產品

    Arria® V ST SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SX SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。